Defesa de qualificação de Helder Fernando, 23/8, 10h

postado em 8 de ago de 2012 12:18 por Nazareno Ferreira de Andrade   [ 15 de ago de 2012 06:44 atualizado‎(s)‎ ]
Candidato: Helder Fernando
Título do trabalho: Uma abordagem para estimação de consumo de energia em projetos de circuitos digitais a nível ESL
Orientador(es): Joseana Macêdo Fechine Régis de Araújo, Elmar Melcher

Data: 24/8/2012 (data alterada do dia 23/8 para 24/8)
Horário: 10h
Local: auditório do CEEI

Banca examinadora: Alisson Brito (CI/UFPB), Edna Natividade da Silva Barros, (CIN/UFPE) Marcos Morais (DEE/UFCG), Estáquio Queiroz (DSC/UFCG), Herman Gomes (DSC/UFCG). 

Resumo: Consumo de energia é hoje uma das principais preocupações em um SoC (System-on-Chip). Estimar consumo nesses circuitos de maneira eficiente, com um alto nível de abstração, é uma tarefa fundamental. O principal desafio para ferramentas de estimação de energia é alcançar um melhor equilíbrio entre velocidade e precisão. Diante deste cenário o trabalho proposto tem como objetivo criar uma abordagem de estimação de energia no nível ESL (Electronic System Level) e implementá-la no simulador SystemC-LP (SystemC Low Power). O simulador SystemC-LP é uma adaptação do núcleo do simulador SystemC a qual permitiu, por meio de novas funções, o ligamento e desligamento de módulos de um dado projeto. Essas funções permitem o simulador SystemC-LP simular o comportamento da técnica de power gating no nível ESL e RTL (Register Transfer Level).

Comments