Dissertação de Mestrado: 15/06/2010, 14:00.

postado em 1 de jun de 2010 06:54 por Hyggo Oliveira de Almeida
Aluno: Helder Fernando de Araújo Oliveira.
Título: Reformulação, baseada em OVM, da Metodologia de Verificação Funcional VeriSC.
Local: Auditório do LSD - Bloco CO .
Banca Examinadora: Joseana Macêdo Fechine, D.Sc (UFCG/DSC), Orientadora, Elmar Uwe Kurt Melcher, Dr. (UFCG/DSC), Orientador, José Eustáquio Rangel de Queiroz, D.Sc (UFCG/DSC), Prof. Marcos Ricardo Alcântara Morais, D.Sc (UFCG/DEE).
Data: 15/06/2010.
Hora: 14:00.

Resumo: O processo de desenvolvimento de um circuito digital complexo pode ser composto por diversas etapas, uma delas é a verificação funcional. Esta etapa pode ser considerada uma das mais importantes, pois tem como objetivo demonstrar que as funcionalidades do circuito a ser produzido estão em conformidade com a sua especificação. Porém, além de ser uma fase com grande consumo de recursos, a complexidade da verificação funcional cresce diante da complexidade do hardware a ser verificado. Dessa forma, o uso de uma metodologia de verificação funcional eficiente e de ferramentas que auxiliem o engenheiro de verificação funcional são de grande valia. Dentro desse contexto, este trabalho propõe uma reformulação da metodologia de verificação funcional VeriSC, implementada em SystemC e SCV (SystemC Verification Library). Esta nova metodologia é baseada em OVM (Open Verification Methodology) e é denominada de BVM (Brazil-IP Verification Methodology). Além disso, este trabalho visa a adequação da ferramenta de apoio à verificação funcional eTBc (Easy Testbench Creator), para suportar BVM. A partir do trabalho é possível constatar , mediante estudos de caso no âmbito do projeto Brazil-IP, que BVM traz um aumento da produtividade do engenheiro na realização da verificação funcional em comparação à VeriSC.

Agradecemos a sua presença.